특허 네비게이션 | 서울대학교 산학협력단

우수한 기술이 국내외 사회 전반에 활용될 수 있는 다양한 기회를 만들어내겠습니다

기술공개

기술공개: SNU_TIP 기술마케팅 기술공개 파트너쉽

특허 네비게이션: 기술이전 소개 특허 네비게이션 기술홍보

나노정밀화학/화학소재 > 나노정밀 > 센서
전도성 나노구조물 및 이의 성형 방법 및 이를 이용하는 전계 방출 에미터의 제조 방법

대표 발명자김용협

등록 번호10-1356820

등록일2014-01-22

일 실시 예에 있어서, 전도성 나노구조물의 성형 방법을 제공한다. 상기 전도성 나노구조물의 성형 방법은 전도성 기판 상에 배열되는 전도성 나노구조물을 형성하는 과정 및 상기 전도성 나노구조물을 대기 환경 중에서 방전 가공하는 과정을 포함한다.
나노정밀화학/화학소재 > 화학재료 > 접착제
점착제 샘플의 제조방법

대표 발명자김현중

등록 번호10-1213569

등록일2012-12-12

본 발명은 점착제 샘플의 제조방법에 관한 것이다. 본 발명에 의하면, 점착제를 준비하는 점착제 준비 단계; 상기 점착제를 기재에 도포하는 점착제 도포 단계; 및 상기 기재에 도포된 점착제에 적어도 하나의 실험변수에 대한 구배를 구현하는 구배 구현 단계를 포함하는 것을 특징으로 하는 점착제 샘플의 제조방법이 제공된다.
전기/전자 > 전자부품 > 메모리
스페이서 구조를 갖는 저항성 메모리 소자 및 그 제조방법

대표 발명자박병국

등록 번호10-1113014

등록일2012-01-31

본 발명은 저항성 메모리 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 저항 가변층에서 스위칭에 관여하는 전도 경로인 filament의 수를 최소화하여 동작의 신뢰성을 높이며 저전력 구동이 가능하도록 저항 가변층이 스페이서 구조로 형성된 저항성 메모리 소자 및 그 제조방법에 관한 것이다.
전기/전자 > 전자부품 > 메모리
바디 컨택이 가능한 나노 와이어 소자 및 이를 이용한 3차원 적층형 낸드 플래시 메모리 어레이

대표 발명자박병국

등록 번호10-1112431

등록일2012-01-30

본 발명은 바디 컨택이 가능한 나노 와이어 소자 및 이를 이용한 3차원 적층형 낸드 플래시 메모리 어레이에 관한 것으로, SOI 기판이나 반도체 적층 구조에서도 와이어 형태의 액티브 바디가 소스 및 드레인에 의하여 막혀 있지 않고 바디 영역 또는 바디 컨택부로 이웃 소자함께 또는 다른 층의 바디와 서로 연결될 수 있도록 함으로써, 이를 이용한 3차원 적층형 낸드 플래시 메모리 어레이는 바디 컨택부로 형성된 바디컨택라인을 통하여 하나의 바디 컨택만으로 블록 이레이즈가 가능하도록 한 효과가 있다.
전기/전자 > 전자부품 > 메모리
연결게이트를 구비한 3차원 적층형 낸드 플래시 메모리 어레이 및 그 제조방법

대표 발명자박병국

등록 번호10-1162197

등록일2012-06-27

본 발명은 연결게이트가 함께 구비된 3차원 적층형 낸드 플래시 메모리 어레이 및 그 제조방법에 관한 것으로, 수직으로 적층된 복수개의 액티브라인들(비트라인들)을 ㄴ 형상으로 일측에 돌출시키고, 상기 ㄴ 형상의 절곡된 부위에는 연결게이트를 형성시키며, 상기 연결게이트 상에는 돌출된 동일층의 각 액티브라인을 감싸며 복수개의 층선택라인들을 형성시킴으로써, 상기 복수개의 층선택라인들 및 상기 연결게이트를 제어하면 용이하게 층간 구분이 가능하게 한 효과가 있다.
전기/전자 > 전자부품 > 트랜지스터
일함수 차이를 이용한 확장된 채널을 갖는 단전자 트랜지스터 및 그 공정방법

대표 발명자박병국

등록 번호10-1208969

등록일2012-11-30

본 발명은 단전자 트랜지스터 및 그 공정방법에 관한 것으로, 더욱 상세하게는 리세스된(recessed) 채널을 갖도록 함으로써, 누설전류로 작용하는 MOSFET 성분 전류를 최대한 줄이면서, 양자점에 영향을 미치는 컨트롤 게이트의 커패시턴스 값이 최소가 되도록 하여 동작온도를 높일 수 있는 함은 물론, 상기 리세스된 채널과 일함수 차이가 나는 물질을 양측 사이드 게이트로 형성함으로써, 종래와 같은 바이어스 인가 없이도 일함수 차이로 채널에 터널링 장벽이 형성되도록 한 일함수 차이를 이용한 확장된 리세스 채널을 갖는 단전자 트랜지스터 ...
전기/전자 > 전자부품 > 메모리
스플릿게이트 구조를 갖는 1ｔ 디램 소자 및 이를 이용한 디램 어레이

대표 발명자박병국

등록 번호10-1147523

등록일2012-05-11

본 발명은 반도체 메모리 소자 및 이를 이용한 메모리 어레이에 관한 것으로, 더욱 상세하게는 커패시터 없이 하나의 트랜지스터로 스플릿게이트 구조를 갖는 1T 디램 소자 및 이를 이용한 디램 어레이에 관한 것이다.
전기/전자 > 전자부품 > 트랜지스터
전하 저장층을 구비한 단전자 트랜지스터 및 그 제조방법

대표 발명자박병국

등록 번호10-1102406

등록일2011-12-28

본 발명은 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 컨트롤 게이트의 절연막에 전하 저장층을 구비하여 여기에 전자(electron) 또는 홀(hole)을 주입함으로써, 소자의 oscillation 시작점을 조절할 수 있도록 하는 전하 저장층을 구비한 단전자 트랜지스터 및 그 제조방법에 관한 것이다.
전기/전자 > 전자부품 > 메모리
함몰된 바디에 두개의 게이트를 갖는 1ｔ 디램 소자와 그 동작방법 및 제조방법

대표 발명자박병국

등록 번호10-1163711

등록일2012-07-02

본 발명은 커패시터가 없는 1T 디램 소자와 그 동작방법 및 제조방법에 관한 것으로, 함몰된 바디에 두개의 게이트를 갖는 구조를 함으로써, GIDL 현상을 이용한 쓰기 동작이 가능하여 종래 소자의 신뢰성 문제를 해결할 수 있음은 물론 드레인과 겹치지 않는 게이트에 음의 전압을 독립적으로 인가할 수 있어 데이터 "0"의 보유시간을 획기적으로 늘릴 수 있게 된 효과가 있다.
정보/통신 > 통신 > 데이터 전송개선 기술
무선 네트워크 시스템 및 무선 네트워크 시스템의 연결 제어 방법

대표 발명자김종권

등록 번호10-1095348

등록일2011-12-12

무선 랜 환경에서 MIM(Message In Message) 기능을 극대화하기 위한 연결 제어 방법이 제공된다. 본 발명에 따르면, 제1 액세스 포인트에 연결(association)된 두 개 이상의 제1 클라이언트로의 전송 링크의 SINR(Signal to Interference plus Noise Ratio) 값이 모두 미리 정한 캡쳐 임계값 이상이고, 제2 액세스 포인트에 연결된 제2 클라이언트로의 전송 링크의 SINR 값이 캡쳐 임계값 미만이며, 두 개 이상의 제1 클라이언트 중 적어도 하나가 제2 액세스 포인트로 연결될 수 있을 경우, 상기 적어도 하나의 제1 클라이언트가 제2 액세스 포인트로 연결되...

461 462 463 464 465 466 467 468 469 470

관심목록에 추가되었습니다.

관심설정이 해제되었습니다.